TSMC A10: La puce de l’iPhone de 2030 se prepara ya en Taiwán
En la industria del silicio, el futuro siempre se planifica con varios años de antelación. Mientras TSMC acaba de iniciar la producción en volumen a 2 nm, el fabricante taiwanés ya estaría mirando hacia una etapa aún más simbólica: el sub-1 nm, con una fase de producción de prueba prevista para 2029.
TSMC: Una hoja de ruta que continúa estrechándose
El movimiento, por supuesto, no se realizará de un solo salto. TSMC lanzó oficialmente la producción en volumen de su nodo N2 en el cuarto trimestre de 2025, confirmando así el paso a la era de los 2 nm. Al mismo tiempo, la empresa ya ha presentado su nodo A14, que se espera para 2028, con ganancias anunciadas de hasta un 15 % en rendimiento con consumo equivalente, o un ahorro de energía del 25 al 30 % a rendimiento equivalente en comparación con el N2.
Es en esta continuidad que un nuevo informe atribuido a DigiTimes sitúa ahora el siguiente paso: un proceso inferior a 1 nm que TSMC estaría preparando para una producción piloto a partir de 2029.
Según se rumorea, el grupo buscaría una cadencia inicial de aproximadamente 5,000 obleas por mes y confiaría en su sitio de Tainan A10, así como en las instalaciones P1 a P4 para preparar esta transición.
¿Por qué importa esta etapa?
El sub-1 nm no es solo una batalla de nomenclatura. A medida que los nodos avanzan, la densidad de transistores, la eficiencia energética y el control térmico se vuelven cruciales, especialmente para los dispositivos móviles y las cargas de IA integradas. TSMC ya presenta su A14 como una tecnología diseñada para mejorar simultáneamente el rendimiento, el consumo y la densidad lógica, con la vista puesta en los aceleradores de IA, procesadores de centros de datos y chips móviles de alta gama.
Para Apple, el desafío es evidente. La marca ha sido históricamente uno de los primeros clientes en aprovechar los nuevos procesos de TSMC en iPhone, iPad y Mac. Si la trayectoria actual se confirma, los chips de Apple para el cambio de 2030 podrían beneficiarse de un aumento significativo en densidad y eficiencia, justo en el momento en que la IA en el dispositivo exigirá más capacidad de cálculo sin sacrificar la autonomía.
Un avance tecnológico… que no será barato
Sin embargo, la miniaturización extrema no lo resuelve todo. Incluso en 2 nm, la cuestión de los rendimientos sigue siendo central, aunque TSMC ha indicado previamente que la densidad de defectos del N2 ha progresado favorablemente en comparación con algunos nodos anteriores en etapas similares. Al mismo tiempo, los costos de fabricación en los nodos más avanzados siguen siendo muy altos, lo que generalmente reserva estas tecnologías para los productos más rentables del mercado.
En otras palabras, el sub-1 nm podría beneficiar primero a los chips más exclusivos: teléfonos inteligentes Ultra, máquinas premium, procesadores destinados a usos de IA intensivos, antes de difundirse gradualmente hacia el resto del mercado. Así suele funcionar la economía de los semiconductores: la innovación llega primero a la cima, y luego se difunde a medida que se incrementan los volúmenes y se estabilizan los costos.
Más que una proeza, un imperativo industrial
Lo que está en juego aquí va más allá de una simple fascinación por los números cada vez más pequeños. A medida que el software se vuelve más pesado, que los modelos de IA se integran en los terminales y que la autonomía sigue siendo una exigencia no negociable, las mejoras en la fabricación se convierten nuevamente en una ventaja estratégica clave. El sub-1 nm no es solo una promesa de ingeniero; es el requisito para la próxima ola de computación personal de alta gama.
TSMC aún no ha oficializado este objetivo para 2029 respecto a la producción piloto sub-1 nm. Pero si este calendario se confirma, la industria ya ha comenzado a hacer preparativos para la próxima década.
Y como suele suceder en el silicio, los productos que harán soñar mañana se deciden mucho antes de llegar a nuestras manos.
